自20世紀90年代以來軟件無線電技術引發了移動通信領域的一場革新，數字下變頻技術是軟件無線電技術實現過程中的一個重要環節，其完成的任務主基金項目：國家高技術研究發展計劃資助項目（2005AA1239要是：一方面將包含所有信道的寬帶信號進行信道分離，分別提取需要的窄帶信號；另一方面，對于分離的窄帶信號，可以大大降低其采樣速率，即降低數據量，緩解基帶部分的處理壓力。數字下變頻功能框圖如圖），男，教授，研究方向為為數字通信。

　　1所示，當抽取率非常高時，一個理想的做法是多級實現，功能框圖如所示。

　　抗混疊濾波器抽取器數字下變頻功能框圖取，RCF濾波器設計為3級級聯的CE（CIC3）濾波器，完成2倍抽取。MatlaM方真結果（為避免內存溢出，仿真時頻率用1000Hz代替1MHz以下不特別說明仿真條件相同，這種替代對均方誤差有影響，但是不影響分析問題）表明此設計的均方誤差為48X10-2，性能較差。進一步，內部信號處理單元由4個串聯模塊組成，分別為數字混頻模塊、CE2濾波器模塊、CC5濾波器模塊和RCF濾波器模塊。

　　AD6624A濾波器組的限制，在該設計指標要求下，帶內平坦程度不夠，引起高頻失真較嚴重。

　　方案二，采用FPGA實現數字下變頻。

　　進一步，我們發現AD6624A的結構決定了其主要適合在寬帶信號中以較高的抽取率提取窄帶信號的情形，而在B3G移動通信系統中通常要求是以較低的抽取率降低寬帶信號數據率，而并非提取窄帶信號，因此，對于該情形，AD6624A不再是首選。在用FPGA實現數字下變頻時，我們要針對AD6624A的弱點提出解決方案，關鍵的問題就是抽取濾波器的設計，而濾波器的設計要抓住這兩個要點：第一，保證通帶內平坦；第二，濾波器的任務是濾除數字混頻的鏡像頻譜，因此，濾波器的過渡帶并不要求非常陡峭，只要在滿足通帶平坦的情況下，阻帶要有很高的衰減。為保證以上兩個要求，FPGA實現數字下變頻時采用一級32階FIR濾波器作為抽取濾波器，而基于凱賽（KAEER）窗設計的FIR濾波器可以很好地滿足要求。

　　FIR濾波器的具體參數如下：③凱賽窗參數P=7 865過渡帶為‘：AD6624a的內部結構框圖根據